Proposta di Tesi

Con la luminosità prevista ai Super-Collider (SLHC, ILC, ecc.) tutti gli esperimenti di futura generazione prevedono up-grades sostanziali degli apparati sperimentali attualmente in fase di allestimento o in fase di progettazione, soprattutto per quel che riguarda la parte più interna (tracciatori) essendo la più esposta al danno provocato dalle radiazioni e più sensibile ad aumenti di luminosità.

L’elevatissimo numero di canali di lettura previsti e le fluenze attese dell’ordine di 10¹⁶ particelle/cm² nonchè le dosi di fondo radioattivo massicce (~100 Mrad) previste nella parte centrale dell’apparato, richiedono la riprogettazione di tutti i circuiti di front-end e readout dei rivelatori centrali, considerato lo sviluppo costante nel settore della tecnologia dei dispositivi a semiconduttore, che permette la progettazione di circuiti elettronici sempre più densi e con più spiccate qualità di resistenza alle radiazioni.

Si propone quindi un lavoro di tesi basato sulle studio di nuove architetture di circuiti di front-end in tecnologia CMOS da 0,13um, per il readout di innovativi rivelatori al Silicio a Pixel, da utilizzarsi ai futuri Super-Collider.

Il candidato dovrà avere una buona conoscenza dell’elettronica di base appresa durante il Corso di Laurea.

Dovrà acquisire le tecniche di progettazione di circuiti analogici a basso rumore, attraverso l’impiego di strumenti di progettazione CAD per la loro simulazione.

Affronterà lo studio di innovative tecniche di layout del circuito, per la sottomissione finale in fonderia del circuito integrato (ASIC) di front-end, con il quale equipaggiare il prototipo di rivelatore al Silicio a pixel in fase di progettazione nel gruppo sperimentale in cui svolgerà tale attività.

Per tale attività di tesi rivolgersi al Dr. Antonio Ranieri (ranieri@ba.infn.it)

Tel. 080 544 2431